[연구자명]

1. 조한빈
2. 
   

[연구제목]

1. A 25-Gb/s Single-Ended PAM-4 Transceiver With Amplitude-Tunable Crosstalk Cancellation for On-Silicon Interconnection
2. (온실리콘 인터커넥션을 위한 진폭 조절형 크로스토크 보상 기반 25-Gb/s 단일 종단 PAM-4 송수신기)
3. 
   
4. [연구내용 요약]
5. 고밀도 on-silicon interconnection에서 인접 aggressor 채널에 의해 발생하는 far-end crosstalk(FEXT)를 저감하기 위해 amplitude-tunable crosstalk cancellation(XTC) 기법을 제안하였다. 기존 resistance-tuned XTC와 달리, C_XTC와 출력 저항 R_S를 고정한 상태에서 XTC driver의 출력 진폭만 조절함으로써 RC time constant와 위상 특성을 유지하면서 다양한 채널 조건에 대응할 수 있도록 설계하였다. 제안한 XTC를 적용한 25-Gb/s PAM-4 송수신기를 28-nm CMOS 공정으로 설계하고, EM-extracted 5-channel on-chip interconnect model을 이용하여 victim eye opening 개선 효과를 검증하였다.
6. 
   

[성과와 관련된 이미지 및 설명]

그림 1. Amplitude-tunable XTC의 동작 원리

그림 2. Independent data/XTC paths를 갖는 PAM-4 transmitter architecture

그림 3. 5-channel 3-mm on-chip interconnect를 적용한 simulation setup

그림 4. XTC 적용 전·후 victim eye diagram 비교: (a) Without XTC, (b) With XTC

인접한 두 aggressor 채널의 전이 정보를 이용하여 victim 채널에 반대 극성의 compensation signal을 주입하는 per-aggressor XTC 구조이다. 제안한 방식은 C_XTC와 R_S를 고정한 상태에서 amplitude coefficient α만 조절하므로 XTC 경로의 RC time constant와 phase response를 유지할 수 있다. 이를 통해 channel condition에 맞는 보상 강도를 설정하고, FEXT로 인해 닫힌 victim eye를 효과적으로 개선하였다.

[연구결과의 진행상태 및 향후 계획]

28-nm CMOS 공정에서 amplitude-tunable XTC가 적용된 25-Gb/s PAM-4 송수신기의 설계와 시뮬레이션 검증을 완료하였다. EM 추출 5채널 온칩 인터커넥트 모델을 이용한 검증 결과, XTC coefficient α를 0.65–0.85 범위에서 조절하여 채널 길이 2.5–4 mm와 채널 간격 0.85–1 μm의 다양한 조건에서 크로스토크 보상 동작과 victim eye opening 개선을 확인하였다. 전체 소비전력은 19.5 mW이며, 0.781 pJ/bit의 에너지 효율을 달성하였다.

향후에는 본 연구에서 축적한 XTC 설계 및 채널 분석 경험을 바탕으로, 특정 채널 조건에 한정되지 않고 다양한 채널 환경에 범용적으로 적용할 수 있는 XTC 구조를 연구할 계획이다. 또한 채널 조건에 따른 기존 보상 방식의 한계를 분석하고, XTC 성능과 eye margin, BER 및 전력 효율을 종합적으로 고려하여 고속 메모리 인터페이스에 적합한 확장성 높은 XTC architecture로 발전시키고자 한다.

[논문실적]

ISOCC 2026 논문 채택

H. Jo, S.-B. Kim, M. Kim, and S.-K. Lee, “A 25-Gb/s Single-Ended PAM-4 Transceiver With Amplitude-Tunable Crosstalk Cancellation for On-Silicon Interconnection,” ISOCC 2026.

학부생 연구임에도 불구하고 학부생 논문트랙이 아닌 정규트랙에 제출하여 구두발표에 채택됨.