[연구자명]

1. 국명준, 강석형(지도교수)
2. 
   

[연구제목]

1. Crosstalk Aware Differential Signal Routing for Folded-Bit-Line in Peri-On-Cell (POC) DRAM
2. 
   
3. [연구내용 요약]
4. 차세대 POC DRAM의 folded bit-line 구조에서 발생하는 crosstalk를 줄이기 위해 bit-line의 twist 위치와 metal layer를 함께 최적화하는 routing 방법을 제안하였다. DRAM 동작 과정에서 bit-line이 shielding 또는 floating 상태로 변화하는 특성을 반영한 exposure-based crosstalk cost를 정의하고, beam-search 기반 twist planning과 layer assignment를 통해 sensing margin을 최적화하였다.
5. 
   

[성과와 관련된 이미지 및 설명]

POC DRAM bit-line의 crosstalk-aware routing framework DRAM 동작 상태를 반영한 crosstalk cost를 기반으로 bit-line twist 위치를 탐색하고, 이후 metal layer assignment를 수행하여 sensing margin을 향상시킴.

[연구결과의 진행상태 및 향후 계획]

Industrial 28-nm PDK 기반 layout 및 HSPICE 검증을 완료하였다. 제안 방법은 worst-case sensing margin을 평균 41.81 mV에서 70.11 mV로 향상시켜 untwisted 구조 대비 67.7%, 기존 twist-count 최적화 대비 19.3% 개선하였으며, 제안 cost와 실제 sensing margin 간 높은 상관관계(R²=0.87)를 확인하였다. 향후 제안 cost를 실제 DRAM router의 routing constraint로 통합하는 방향으로 확장할 예정이다.

[성과]

32^nd Asia and South Pacific Design Automation Conference (APS-DAC 2027)