[연구자명]

1. 서재민, 강석형(지도교수)
2. 
   

[연구제목]

1. Differentiable Multi-corner Bus Skew Synchronization via Neural Surrogate Model
2. 
   
3. [연구내용 요약]

1.  * 연구배경 및 문제점: 차세대 HBM의 2D-to-1D 배선 구조에서 비트 간 배선 길이 불균형으로 버스 스큐가 발생하며, 다중 PVT 환경에서는 핑퐁 현상과 반복적인 EDA 툴 분석으로 인해 
2.     최적화에 많은 시간과 비용이 소요됨.
3. * 연구방법: 버퍼 위치를 연속 변수로 모델링하고, 트랜스포머 기반 신경망 대리모델을 활용하여 멀티코너 지연을 예측함. 예측 결과를 기반으로 스큐와 평균 지연을 동시에 최소화하는 
4.     손실함수를 경사하강법으로 최적화하여 EDA 툴 반복 수행 없이 효율적인 버퍼 배치 기법을 구현함.
5.  * 연구성과: 기존 해석 모델 대비 예측 정확도를 크게 향상(MAE 81%, RMSE 54% 개선, MAE 0.031ns, R²=0.97)함. 또한 기존 최적화 기법 대비 동기화 손실을 평균 59~70% 감소시켰으며, 
6.     신규 벤치마크 9종과 소스코드를 오픈소스로 공개하여 연구의 활용성과 재현성을 높임.

[성과와 관련된 이미지 및 설명]

미분가능 버스 스큐 동기화 프레임워크

신경망 대리모델을 오프라인으로 학습한 뒤(중앙), 온라인 단계에서 버퍼 위치 변수를 경사 하강으로 직접 최적화하고(우측)

최종 결과만 골든 타이밍 툴로 검증함. 반복적인 EDA툴 질의를 대리모델 추론으로 대체한 것 이 핵심임

[연구결과의 진행상태 및 향후 계획]

* 진행 상태 : 신규 버스 스큐 동기화 벤치마크 9종과 프레임워크 전체 소스코드 오픈소스 공개 완료. 산업용 22nm PDK, 12개 PVT 코너 환경에서 상용 툴(Cadence Innovus) 검증 완료.

* 향후 계획 : 대리모델의 학습 데이터 커버리지 확대 및 적응적 데이터 확장, 불확실성 인지(uncertainty-aware) 최적화 도입. 특히 예측 오차가 집중되는 고지연(high-delay) 구간의 정확도를 높이기 위한 조밀 샘플링과 특징 모델 구조 개선을 추진합니다.

[논문실적]

"Differentiable Multi-corner Bus Skew Synchronization via Neural Surrogate Model", IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 2026