[연구자명]

진창언, 함선웅, 서태원, 강대환, 정윤영(지도교수)

[연구제목]

Quantitative Analysis and Mitigation Strategy for Hot Carrier Degradation in a-IGZO Transistor

[연구내용 요약]

최근 인공지능 반도체, 차세대 메모리 등에 사용되는 산화물 반도체(IGZO)는 전력이 적게 들고 낮은 온도에서도 제작할 수 있어 차세대 반도체 소재로 큰 관심을 받고 있다. 또한 이러한 장점 덕분에 AI 반도체, 미래형 메모리 기술 등 다양한 분야에서 활용 가능성이 높을 것으로 기대되고 있다. 

하지만 산화물 반도체 소자의 크기가 점점 작아질수록 내부에서 매우 강한 전기장이 발생하게 되고, 이로 인해 Hot Carrier Degradation이라는 문제가 필연적으로 나타나게 된다. 이는 전자가 강한 전기장에 의해 매우 높은 에너지를 얻게 되면서 반도체 내부 구조를 손상시키는 현상인데, 이 과정에서 소자의 성능이 점차 떨어지거나, 작동 전압이 변하는 문제가 발생한다. 그러나 이러한 성능 저하가 정확히 소자의 어느 부분에서 발생하는지, 그리고 왜 발생하는지에 대해서는 충분한 분석이 그동안은 이루어지지 않았었다. 

따라서 본 연구에서는 이러한 문제의 원인을 정확히 밝히고 해결하기 위해 다음과 같은 연구를 수행하였다. 첫째, 트랜지스터의 소스(Source)와 드레인(Drain) 전극을 각각 따로 분석할 수 있는 새로운 측정 방법을 개발하였다. 기존에는 두 전극의 영향을 동시에 측정했기 때문에 어느 위치에서 문제가 발생하는지 정확히 알기 어려웠다. 본 연구에서는 전류가 흐르는 방향을 바꿔가며 측정하는 방법을 사용하여 두 전극을 각각 분석하였다. 그 결과, 강한 전기장이 작용할 때 드레인 근처에서 소자 열화가 특히 크게 발생한다는 사실을 최초로 정량적으로 확인하였다. 

둘째, 트랜지스터 내부에서 결함이 발생하는 정확한 위치를 확인하기 위해 ‘특수 전극 구조’와 ‘Transmission Line Method(TLM) 분석’을 활용해 트랜지스터 내부 결함의 위치와 밀도를 정량적으로 분석하였다. 그 결과, 강한 전기장이 형성되는 드레인 근처에서 결함이 집중적으로 생성됨을 확인하였고, 이는 고에너지 전자가 반도체 내부의 화학 결합을 끊어 새로운 결함을 유발하기 때문으로 해석된다. 또한 이러한 성능 저하를 줄이기 위해 금속 전극과 반도체 사이에 Self-Assembled Monolayer(SAM) 분자층을 삽입한 결과, 불필요한 화학 반응이 억제되고 구조적 안정성이 향상되어 임계전압 변화는 약 55%, 결함 생성 수는 약 54% 감소하는 것을 확인하였다.

본 연구를 통해 정윤영 교수 연구팀은, 산화물 반도체 트랜지스터에서 필연적으로 발생하게 되는 Hot Carrier Degradation 현상이 어디에서 왜 발생하는지 그 원인을 최초로 정량적으로 밝혀냈으며, 동시에 이를 효과적으로 줄일 수 있는 새로운 구조를 제안하였다. 이러한 결과는 앞으로 인공지능 반도체, 차세대 메모리의 신뢰성과 수명을 향상시키는 데 중요한 기초 기술이 될 것으로 기대된다.

[성과와 관련된 이미지 및 설명]

왼쪽 그림은 강한 전기장이 트랜지스터 내부에 어떤 영향을 주는지를 설명함.  트랜지스터에서 전자가 이동할 때 전압이 매우 높아지면 일부 전자가 높은 에너지를 가지게 되며

이러한 전자를 Hot carrier(고에너지 전자)라고 한다.

이 고에너지 전자는 반도체 내부의 금속-산소 결합(M–O bond)을 끊어 결함을 만들고, 이러한 결함은 전자가 흐르는 것을 방해하여 소자의 성능을 떨어뜨린다.

연구진은 오른쪽 그림과 같이, 금속 전극과 반도체 사이에 SAM 분자층을 삽입하여 이러한 결합 파괴를 줄이고 구조를 안정화하였다. 그 결과 전극 근처에서 발생하는 결함이 크게 감소하고 트랜지스터의 안정성이 향상되는 것을 확인하였고, 매우 얇은 분자층을 이용해 반도체 소자의 수명과 안정성을 크게 개선할 수 있음을 보여주었다.

[연구결과의 진행 상태 및 향후 계획]

본 연구실에서는 이번 연구에서 밝혀낸 산화물 반도체 트랜지스터의 열화 원인과 해결 방법을 바탕으로, 실제 반도체 칩 환경에서도 안정적으로 동작하는 소자 기술을 개발할 계획이다.

먼저, 더 작은 초미세 트랜지스터 구조에서도 성능 저하를 최소화할 수 있는 소자 구조와 공정 기술을 연구할 예정이다. 반도체 소자가 작아질수록 내부 전기장이 강해져 열화가 쉽게 발생하기 때문에, 이러한 문제를 줄일 수 있는 안정화 기술을 개발하는 것이 중요해지고 있다.

또한 트랜지스터 내부에서 발생하는 결함의 생성 위치와 원인을 정밀하게 분석하는 신뢰성 연구를 확대할 계획이다. 이를 통해 소자 열화가 발생하는 물리적 원리를 더욱 정확히 이해하고, 장시간 동작에서도 안정적인 반도체 소자 설계 및 측정 기술을 확보하고자 한다.

최종적으로 이러한 연구 결과를 차세대 메모리와 3차원 적층 반도체 구조 등 미래 반도체 기술에 적용 가능한 소자 기술로 발전시키는 것을 목표로 하고 있다.