[연구자명]

이정수(교수), 박정훈, 고동현, 김동휘, 김정식

[주요 연구 내용 요약]

3D NAND flash memory에서 발생하는 전하 손실 메커니즘을 TCAD 시뮬레이션을 사용하지 않고 분리하는 방법을 제안하였다. 전하 손실 메커니즘의 전기장에 의한 가속 성분을 유도하여 셀 패턴에 따른 메커니즘의 분리와 activation energy의 비선형성의 원인을 성공적으로 규명하였다.

[성과와 관련된 이미지 및 간단한 설명]

-> Program (P), erase (E), neutral (N) 상태의 3D NAND flash memory 셀 패턴들을 조합하여 시간에 따른 문턱 전압 변화를 측정을 통해 분리해냈고 온도와 셀 패턴에 따른 주요 전하 손실 원인을 분석하는 방법을 제시하였다.

[연구결과의 진행 상태 및 향후 계획]

64단 3D NAND flash memory에서 실제 측정을 통해 고온상태 PEP 패턴에서는 hole의 수평방향 migration이 전하 손실의 주 원인이며 EPE 패턴에서는 electron의 수직방향 tunneling이 주 원인임을 확인하였다. 온도에 따른 activation energy의 비선형성 역시 electron의 tunneling 성분에서 발생함을 확인하였다.

IEEE Electron Device Letters accepted, 출판 대기 상태